

(11)Publication number: 10-319433 (43)Date of publication of application: 04.12.1998

(51)Int.CI.

G02F 1/136 H01L 29/786 H01L 21/336

(21)Application number: 09-130071

20.05.1997

(71)Applicant:

ADVANCED DISPLAY:KK

(72)Inventor:

NAKAMURA NOBUHIRO

ENDO YUKIO OGAWA IKUO MATSUI YASUSHI SUGAWARA TAKASHI


(54) TFT ARRAY SUBSTRATE AND ELECTROOPTICAL DISPLAY DEVICE USING THE SAME AND PRODUCTION METHOD FOR TFT ARRAY SUBSTRATE

(57) Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To manufacture a TFT array substrate excellent in a display quality, capable of lowering power consumption and provided with auxiliary capacitance wirings by photoengraving processes of five times.

SOLUTION: Gate wirings 1 and auxiliary capacitance wirings 3 are formed with a first metal on an insulating substrate, then, first insulating films, semiconductor active films and ohmic contact films are formed, the semiconductor active films and the ohmic contact films are patterned, succeedingly, source wirings 7, source electrodes 8, drain electrodes 9 and assembled leader wirings 10 are formed with a second metal, thereafter ohmic films of TFT channel parts are eliminated, then, second insulating film are formed, contact holes are formed at pixel contact parts 12, auxiliary capacitance wiring connection parts 13 and set leader wiring connection parts 14, then, conductive films are formed and pixel electrodes 17, auxiliary capacitance wirings and assembled leader wiring connection patterns 18 are formed.



LEGAL STATUS

[Date of request for examination]

06.12.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3234168
[Date of registration] 21.09.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

rejection

[Date of extinction of right]

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出屬公開番号

特開平10-319433

(43)公開日 平成10年(1998)12月4日

(51) Int.Cl.6

識別記号

FΙ

G02F 1/136 H01L 29/786

21/336

500

G02F 1/136

500

H01L 29/78

612Z

審査請求 未請求 請求項の数6 OL (全 10 頁)

(21)出願番号

(22)出顧日

特願平9-130071

平成9年(1997)5月20日

(71)出願人 595059056

株式会社アドバンスト・ディスプレイ

熊本県菊池郡西合志町御代志997番地

(72)発明者 中村 伸宏

熊本県菊池郡西合志町御代志997番地 株

式会社アドバンスト・ディスプレイ内

(72)発明者 遠藤 幸雄

熊本県菊池郡西合志町御代志997番地 株

式会社アドパンスト・ディスプレイ内

(72)発明者 小河 育夫

熊本県菊池郡西合志町御代志997番地 株

式会社アドバンスト・ディスプレイ内

(74)代理人 弁理士 大岩 增雄


最終頁に続く

(54) 【発明の名称】 TFTアレイ基板およびこれを用いた電気光学表示装置並びにTFTアレイ基板の製造方法

(57)【要約】

【課題】 表示品質に優れ低消費電力化が可能な、補助 容量配線を備えたTFTアレイ基板を5回の写真製版工 程で製造する。

【解決手段】 絶縁性基板上に第1の金属でゲート配線 1、補助容量配線3を形成し、ついで第1の絶縁膜4、 半導体能動膜5、オーミックコンタクト膜6を成膜し、 半導体能動膜5、オーミックコンタクト膜6をパターニ ングし、ついで第2の金属でソース配線7、ソース電極 8、ドレイン電極9、集合引出し配線10を形成し、そ の後、TFTチャネル部のオーミック膜を除去し、つい で第2の絶縁膜を成膜し、画素コンタクト部12、補助 容量配線接続部13、集合引出し配線接続部14にコン タクトホールを形成し、ついで導電性膜を成膜し画素電 極17、補助容量配線および集合引出し配線接続パター ン18を形成する。



【特許請求の範囲】

【請求項1】 絶縁性基板上に複数本形成されたゲート 配線、

上記ゲート配線と交差する複数本のソース配線、

上記ゲート配線と上記ソース配線の各交点に設けられた 薄膜トランジスタに接続された画素電極、

上記ゲート配線と平行に配置され、少なくとも上記画素 電極の一部との間に絶縁膜を挟んで補助容量を形成する 複数本の補助容量配線、

上記ソース配線と平行に配置され、上記複数本の補助容 量配線のすべてと接続される集合引出し配線、

上記補助容量配線および上記集合引出し配線上の絶縁膜 に形成されたコンタクトホールを介して上記補助容量配 線と上記集合引出し配線を接続する接続パターンを備 え

上記補助容量配線は上記ゲート配線と、上記集合引出し 配線は上記ソース配線と、上記接続パターンは上記画素 電極とそれぞれ同材料で形成されていることを特徴とす るTFTアレイ基板。

【請求項2】 ゲート配線およびソース配線の材料として、Cr、Mo、Ta、Ti、Al、Cu、またはこれらの合金のいずれかを用いることを特徴とする請求項1 記載のTFTアレイ基板。

【請求項3】 画素電極の材料として、ITOまたは S_{nO_2} 等の透明導電膜を用いることを特徴とする請求項 1または請求項2記載のTFTアレイ基板。

【請求項4】 請求項1~請求項3のいずれか一項に記載のTFTアレイ基板と、共通電極およびカラーフィルタ等を有する対向電極基板との間に液晶等の電気光学材料が配置されていることを特徴とする電気光学表示装置。

【請求項5】 絶縁性基板上に第1の金属薄膜を成膜する工程、

この第1の金属薄膜をパターニングして、ゲート配線、 ゲート電極および補助容量配線を形成する第1の写真製 版工程、

第1の絶縁膜、半導体能動膜およびオーミックコンタクト膜を成膜する工程、

上記半導体能動膜と上記オーミックコンタクト膜をパタ ーニングする第2の写真製版工程、

第2の金属薄膜を成膜する工程、

この第2の金属薄膜をパターニングして、ソース配線、 ソース電極およびドレイン電極および集合引出し配線を 形成する第3の写真製版工程、

上記第2の金属薄膜パターン下部以外にあるオーミック コンタクト膜を除去する工程、

第2の絶縁膜を成膜する工程、

上記第1の絶縁膜および第2の絶縁膜をパターニングして、少なくとも上記ドレイン電極に達するコンタクトホールと、上記補助容量配線に達するコンタクトホール

と、上記集合引出し配線に達するコンタクトホールを形成する第4の写真製版工程、

導電性膜を成膜する工程、

この導電性膜をパターニングして、画素電極を形成する と同時に、上記補助容量配線および上記集合引出し配線 に達するコンタクトホールを介して、上記補助容量配線 と上記集合引出し配線を接続するパターンを形成する第 5の写真製版工程を含むことを特徴とするTFTアレイ 基板の製造方法。

【請求項6】 絶縁性基板上に第1の金属薄膜を成膜する工程、

この第1の金属薄膜をパターニングして、ゲート配線、 ゲート電極および補助容量配線を形成する第1の写真製 版工程、

第1の絶縁膜、半導体能動膜および第2の絶縁膜を成膜 する工程、

上記第2の絶縁膜をパターニングし、少なくとも薄膜ドランジスタの能動層上部にエッチングストッパを形成する第2の写真製版工程、

不純物を含んだ半導体膜を成膜するかまたは上記半導体 能動膜に不純物をドーピングしてオーミックコンタクト 膜を形成した後、第2の金属薄膜を成膜する工程、

この第2の金属薄膜をパターニングして、ソース配線、 ソース電極およびドレイン電極および集合引出し配線を 形成する第3の写真製版工程、

上記第2の金属薄膜パターン下部と上記エッチストッパ 下部以外にある上記半導体能動膜および上記オーミック コンタクト膜を除去する工程、

第3の絶縁膜を成膜する工程、

上記第3の絶縁膜および第1の絶縁膜をパターニングして、少なくとも上記ドレイン電極に達するコンタクトホールと、上記補助容量配線に達するコンタクトホールと、上記集合引出し配線に達するコンタクトホールを形成する第4の写真製版工程、

導電性膜を成膜する工程、

この導電性膜をパターニングして、画素電極を形成すると同時に、上記補助容量配線および上記集合引出し配線に達するコンタクトホールを介して、上記補助容量配線と上記集合引出し配線を接続するパターンを形成する第5の写真製版工程を含むことを特徴とするTFTアレイ基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタをスイッチング案子に用いたTFTアレイ基板およびこれを用いた電気光学表示装置並びにTFTアレイ基板の製造方法に関する。

[0002]

【従来の技術】液晶を用いた電気光学素子は、ディスプレイへの応用が盛んになされている。液晶を用いた電気

光学素子は一般に、上下に電極を備えた2枚の基板の間・ に液晶を挟持し、さらに上下に偏光板を設置した構成を 取り、透過型のものでは背面にバックライトが設置され る。上下の電極基板の表面はいわゆる配向処理がなさ れ、液晶分子の平均的な向きであるダイレクターが所望 の初期状態に制御される。液晶には複屈折性があり、バ ックライトより偏光板を通して入射された光は複屈折に より楕円偏光に変化し、反対側の偏光板に入射される。 この状態で、上下の電極間に電圧を印加すると、ダイレ クターの配列状態が変化することで、液晶層の複屈折率 が変化し、反対側の偏光板に入射される楕円偏光状態が 変化し、従って電気光学素子を透過する光強度およびス ペクトルが変化する。この電気光学効果は用いる液晶相 の種類、初期配向状態、偏光板の偏光軸の向き、液晶層 の厚さ、あるいは光が透過する途中に設置されるカラー フィルタや各種干渉フィルムによって異なるが、公知の 文献等によって詳細に報告されている。一般にはネマチ ック液晶相を用いてTN、STNと呼ばれる構成のもの が用いられている。液晶を用いたディスプレイ用電気光 学素子には、単純マトリックス型のものと、TFT (Th in Film Transistor) をスイッチング素子として用い るアクティブマトリクス型液晶表示装置(TFT-LC D)がある。携帯性、表示品位の点で、CRTや単純マ トリクス型液晶表示装置より優れた特徴を持つTFT-LCDは、ノート型パーソナルコンピュータ等に広く実 用されている。TFT-LCDでは、一般にTFTをア レイ状に形成したTFTアレイ基板と共通電極が形成さ れたカラーフィルタ付きの対向基板との間に液晶を挟持 した構成の上下に偏光板が設置され、さらに背後にバッ クライトを設置した構成をとり、良好なカラー表示が得 られる特徴を持つ。

【0003】TFT-LCDでは液晶に電圧を印加する ため、ゲートラインの選択時間内にTFTをオン状態と し、ソース配線から画素電極に電荷を流入し、画素電位 をソース配線と同電位とする。その後ゲートが非選択状 態になると、TFTはオフ状態になり画素の電荷は保持 されるが、実際にはTFTや液晶内のリーク電流によ り、画素の電荷量は減少し、結果的には画素の電位が減 少する。このような画素電位の変動を防ぐため、通常は 補助容量を設けて単位電荷量の変化に対する画素電位の 変化量が小さくなるようにする。補助容量は大別する と、前段ゲートと画素電極で形成する場合(付加容量 型)と、専用の配線と画素電極で形成する場合(補助容 量配線型)がある。付加容量型では、補助容量配線型の ような専用配線が不要なので開口率が大きく取れる反 面、ゲート配線が容量配線を兼ねるため電流負荷が大き くなる。補助容量配線型の場合は、補助容量配線の電位 をゲート配線と独立に設定することが可能であり、特に 低消費電力を目的としたラインコモン反転駆動の場合、 補助容量電極の電位も対向基板と同じ振幅で変化させる

必要があり、独立した容量配線にした分だけ配線負荷が軽減される。このような理由から、ノート型パーソナルコンピュータ用TFTアレイでは、補助容量型が主流となっている。補助容量配線を使用したTFTアレイ基板の概念図を図13に示す。図において、1はゲート配線、3は補助容量配線、7はソース配線、10は補助容量配線3に電圧を印加するための集合引出し配線、黒丸は補助容量配線3と集合引出し配線10の接続部をそれぞれ示す。

【0004】一方、TFT-LCDの生産性向上のため TFTアレイの製造工程数を削減する試みがなされている。そのうち、写真製版工程を削減する試みが特開平6 -202153号公報、特開平8-328040号公 報、特開平8-50308号公報に示されている。以下 に、特開平8-50308号公報に開示されたTFTアレイ基板の製造方法を図14に基づいて説明する。図において、1はゲート電極および配線、4は第1絶縁膜、5は半導体能動膜、6はオーミックコンタクト膜、8はソース電極、9はドレイン電極、11は第2絶縁膜、12は画素コンタクト部、17は画素電極をそれぞれ示す。

【0005】まず、透明基板上に100mm程度の厚さ でCr、Ta、Mo、Al等の第1の導電性金属薄膜が 形成される。次に、第1の写真製版工程で第1の導電性 金属薄膜をパターニングしてゲート電極1を形成する。 この時、第1の導電性金属薄膜がCrの場合には、例え $(I (NH_4)_2 [Ce(NH_3)_6] + HNO_3 + H_2$ 0液を用いてウエットエッチング処理される。次に、第 1の絶縁膜4としてSiNx膜、半導体能動膜5として a-Si膜、オーミックコンタクト膜6としてn⁺a-Si膜をそれぞれ300nm、100nm、20nm程 度の膜厚で積層する。次に、第2の写真製版工程で半導 体能動膜5とオーミックコンタクト膜6をゲート電極上 方に他の部分と分離状態で島状にパターニングする。こ の時、例えばHF+HNO。液で半導体能動膜5とオー ミックコンタクト膜6がウエットエッチング処理され る。次に、300nm程度の厚さでTi等の第2の金属 薄膜を形成する。次に、第3の写真製版工程で第2の金 属薄膜とオーミックコンタクト膜6をパターニングして ソース電極8、ドレイン電極9とチャネル部が形成され る。次に、プラズマCVD等の方法で、400nm程度 の厚さで第2の絶縁膜11を成膜し、パッシベーション 膜が形成される。次に第4の写真製版工程で第2の絶縁 膜11をパターニングしてドレイン電極9に通じる画素 部コンタクト部12、ゲート配線に通じるコンタクトホ ール、ソース配線に通じるコンタクトホールを形成す る。この時、例えばSF6+02等を用いたドライエッ チングによって第2の絶縁膜11はエッチング処理され る。次に、150nm程度の厚さでITOよりなる透明 導電膜が形成される。次に第5の写真製版工程で透明導

電膜をパターニングして画素電極17とソース配線接続・用の端子部を形成する。この時、例えば $HC1+HNO_3+H_2$ 〇液を用いてITO膜がウエットエッチング処理される。

[0006]

【発明が解決しようとする課題】このように、補助容量 配線を有する補助容量型のTFTアレイ基板は、駆動上 および表示品質上有利であるが、生産性向上のためTF Tアレイの製造工程数を削減することも重要な課題であり、より少ない写真製版工程数で製造することが求められている。しかしながら、上述の特開平8-50308 号公報をはじめとする従来のTFTアレイ基板の製造方法においては、補助容量配線と集合引出し配線の接続方法については開示されていない。すなわち、従来のTF Tアレイの製造方法においては、写真製版工程数5回では補助容量型のTFTアレイ基板は作製できず、工程数が多く、生産性が低いという問題点があった。

【0007】本発明は、上記のような問題点を解消するためになされたもので、補助容量配線を有し、かつ5回の写真製版工程で作製できるTFTアレイ基板とその製造方法を提供し、表示特性および生産性に優れた電気光学表示装置を得ることを目的とする。

[0008]

【課題を解決するための手段】この発明に係わるTFT アレイ基板は、絶縁性基板上に複数本形成されたゲート 配線と、ゲート配線と交差する複数本のソース配線と、 ゲート配線とソース配線の各交点に設けられた薄膜トラ ンジスタに接続された画素電極と、ゲート配線と平行に 配置され、少なくとも上記画素電極の一部との間に絶縁 膜を挟んで補助容量を形成する複数本の補助容量配線 と、ソース配線と平行に配置され、複数本の補助容量配 線のすべてと接続される集合引出し配線と、補助容量配 線および集合引出し配線上の絶縁膜に形成されたコンタ クトホールを介して補助容量配線と集合引出し配線を接 続する接続パターンを備え、補助容量配線はゲート配線 と、集合引出し配線はソース配線と、接続パターンは画 素電極とそれぞれ同材料で形成されているものである。 また、ゲート配線およびソース配線の材料として、C r、Mo、Ta、Ti、Al、Cu、またはこれらの合 金のいずれかを用いるものである。さらに、画素電極の 材料として、ITOまたはSnO₂等の透明導電膜を用 いるものである。また、この発明に係わる電気光学表示 装置は、上記のいずれかに記載のTFTアレイ基板と、 共通電極およびカラーフィルタ等を有する対向電極基板 との間に液晶等の電気光学材料が配置されているもので

【0009】この発明に係わるTFTアレイ基板の製造 方法は、絶縁性基板上に第1の金属薄膜を成膜する工程 と、この第1の金属薄膜をパターニングして、ゲート配 線、ゲート電極および補助容量配線を形成する第1の写

真製版工程と、第1の絶縁膜、半導体能動膜およびオー ミックコンタクト膜を成膜する工程と、半導体能動膜と オーミックコンタクト膜をパターニングする第2の写真 製版工程と、第2の金属薄膜を成膜する工程と、この第 2の金属薄膜をパターニングして、ソース配線、ソース 電極およびドレイン電極および集合引出し配線を形成す る第3の写真製版工程と、第2の金属薄膜パターン下部 以外にあるオーミックコンタクト膜を除去する工程と、 第2の絶縁膜を成膜する工程と、第1の絶縁膜および第 2の絶縁膜をパターニングして、少なくともドレイン電 極に達するコンタクトホールと、補助容量配線に達する コンタクトホールと、集合引出し配線に達するコンタク トホールを形成する第4の写真製版工程と、導電性膜を 成膜する工程と、この導電性膜をパターニングして、画 素電極を形成すると同時に、補助容量配線および集合引 出し配線に達するコンタクトホールを介して、補助容量 配線と集合引出し配線を接続するパターンを形成する第 5の写真製版工程を含んで製造するようにしたものであ る。

【0010】また、絶縁性基板上に第1の金属薄膜を成 膜する工程と、この第1の金属薄膜をパターニングし て、ゲート配線、ゲート電極および補助容量配線を形成 する第1の写真製版工程と、第1の絶縁膜、半導体能動 膜および第2の絶縁膜を成膜する工程と、第2の絶縁膜 をパターニングし、少なくとも薄膜トランジスタの能動 層上部にエッチングストッパを形成する第2の写真製版 工程と、不純物を含んだ半導体膜を成膜するかまたは半 導体能動膜に不純物をドーピングしてオーミックコンタ クト膜を形成した後、第2の金属薄膜を成膜する工程 と、この第2の金属薄膜をパターニングして、ソース配 線、ソース電極およびドレイン電極および集合引出し配 線を形成する第3の写真製版工程と、第2の金属薄膜パ ターン下部とエッチストッパ下部以外にある半導体能動 膜およびオーミックコンタクト膜を除去する工程と、第 3の絶縁膜を成膜する工程と、第3の絶縁膜および第1 の絶縁膜をパターニングして、少なくともドレイン電極 に達するコンタクトホールと、補助容量配線に達するコ ンタクトホールと、集合引出し配線に達するコンタクト ホールを形成する第4の写真製版工程と、導電性膜を成 膜する工程と、この導電性膜をパターニングして、画素 電極を形成すると同時に、補助容量配線および集合引出 し配線に達するコンタクトホールを介して、補助容量配 線と集合引出し配線を接続するパターンを形成する第5 の写真製版工程を含んで製造するようにしたものであ る。

[0011]

【発明の実施の形態】

実施の形態1. 図1~図6は、本発明の実施の形態1であるTFTアレイ基板各部の構造を示す図であり、図1、図2は、補助容量配線と集合引出し配線接続部の平

面図および断面図、図3、図4は画素部平面図および断 面図、図5はゲート端子部断面図、図6はソース端子部断面図である。図において、1はゲート電極および配線、2は補助容量電極、3は補助容量配線、4は第1絶縁膜、5は半導体能動膜、6はオーミックコンタクト膜、7はソース配線、8はソース電極、9はドレイン電極、10は集合引出し配線、11は第2絶縁膜、12は画素コンタクト部、13は補助容量配線接続部、14は集合引出し配線接続部、15はゲート配線端子接続部、16はソース配線端子接続部、17は画素電極、18は補助容量配線および集合引出し配線接続パターン、19はゲート端子電極、20はソース端子電極をそれぞれ示す。

【0012】以下に、本発明の実施の形態1であるTF Tアレイ基板の製造方法を説明する。まず、絶縁性基板 として 0. 7 mm厚の硝子基板を洗浄して表面を清浄化 する。絶縁性基板には電気光学素子を透過型で構成する 場合には硝子基板等の透明な絶縁性基板を用いる。ま た、電気光学素子を反射型で構成する場合には、硝子基 板程度の絶縁性を有する絶縁性基板を用いることができ る。また、絶縁性基板の厚さは任意でよいが、電気光学 素子の厚みを薄くするために、0.7mm厚または1. 1 mm厚程度のものが好ましい。絶縁性基板が薄すぎた 場合には各種の成膜やプロセスの熱履歴によって基板の 歪みが生じるためにパターニング精度が悪くなる等の不 具合を生じるので、基板の厚さは使用するプロセスを考 慮して選択する必要がある。また、絶縁性基板が硝子等 の脆性破壊材料からなる場合、基板の端面は面取りを実 施しておくことが、端面からのチッピングによる異物の 混入を防止する上で好ましい。また、絶縁性基板の一部 に切り欠きを設けることにより、各プロセスでの基板処 理の方向が特定でき、プロセス管理がしやすくなる。

【0013】次に、スパッタ等の方法で、第1の金属薄 膜を成膜する。第1の金属薄膜としては、例えばCr、 Mo、Ta、Ti、Al、Cuや、これらに他の物質を 微量に添加した合金等からなる100 n mから500 n m程度の膜厚の薄膜を用いることができる。第1の金属 薄膜上には後述の工程でドライエッチングによりコンタ クトホールが形成され、導電性薄膜が形成されるので、 表面酸化が生じ難いものや酸化されても導電性を有する 材料を第1の金属薄膜として用いることが好ましく、少 なくとも表面がCr、Ti、Ta、Moであることが好 ましい。また、第1の金属薄膜として、異種の金属薄膜 を積層したものや、膜厚方向に組成の異なるものを用い ることもできる。次に、第1の写真製版工程で、第1の 金属薄膜をパターニングし、ゲート電極および配線1、 補助容量電極2および補助容量配線3を形成する。写真 製版工程は、TFTアレイ基板を洗浄後、感光性レジス トを塗布、乾燥した後に、所定のパターンが形成された マスクパターンを通して露光し、現像することで写真製 版的にTFTアレイ基板上にマスクパターンを転写したレジストを形成し、感光性レジストを加熱硬化させた後にエッチングを行い、感光性レジストを剥離することで行われる。第1の金属薄膜のエッチングは、例えばCrの場合であれば、第2硝酸セリウムアンモンと硝酸の水溶液によるウエットエッチで、Moの場合であればCF、と酸素ガスを用いたドライエッチ等で行う。また、第1の金属薄膜のエッチングはパターンエッジがテーパー形状となるようにエッチングすることが他の配線との段差での短絡を防止する上で好ましい。

【0014】次に、プラズマCVDにより第1の絶縁膜 4、半導体能動膜5、オーミックコンタクト膜6を連続 で成膜する。ゲート絶縁膜となる第1の絶縁膜4として は、SiNx 膜、SiOx 膜、SiOx Ny 膜やこれら の積層膜が用いられる。第1の絶縁膜4の膜厚は300 nmから600nm程度とする。膜厚が薄い場合にはゲ ート配線1とソース配線7の交差部で短絡を生じ易く、・ 第1の金属薄膜の厚み程度以上とすることが望ましい。 また、膜厚が厚い場合にはTFTのON電流が小さくな り、表示特性が悪化することから、なるべく薄くするこ とが好ましい。半導体能動膜5は、アモルファスシリコ ン(a-Si)膜、ポリシリコン(p-Si)膜が用い られる。半導体能動膜5の膜厚は、100nmから30 Onm程度とする。膜厚が薄い場合には、後述するオー ミックコンタクト膜6のドライエッチ時の消失が発生 し、厚い場合にはTFTのON電流が小さくなる。この ため、オーミックコンタクト膜6のドライエッチ時のエ ッチング深さの制御性と、必要とするTFTのON電流 を考慮し膜厚を選択する。半導体能動膜5として a-S i膜を用いる場合には、ゲート絶縁膜のa-Si膜との 界面はSiNx膜またはSiOxNx膜とすることが、 TFTのVthの制御性および信頼性上好ましい。また半 導体能動膜5としてp-Si膜を用いる場合には、ゲー ト絶縁膜のp-Si膜との界面はSiOx 膜またはSi Ox Ny 膜とすることが、TFTのVthの制御性および 信頼性上好ましい。また、a-Si膜を成膜する場合に は、ゲート絶縁膜との界面付近を成膜レートの小さい条 件で成膜し、上層部を成膜レートの大きい条件で成膜す ることにより、短い成膜時間で移動度の大きいTFT特 性が得られるとともにTFTのオフ時のリーク電流を小 さくできる。オーミックコンタクト膜6としては、 a-Si膜やp-Si膜にリンを微量にドーピングしたn+ a-Si膜、n+p-Si膜が用いられる。オーミック コンタクト膜6の膜厚は、20nmから70nm程度と する。以上のSiNx 膜、SiOx 膜、SiOx N ,膜、a-Si膜、p-Si膜、n⁺ a-Si膜、n⁺ p-Si膜は、公知のガスを用いて成膜することが可能 である。

【0015】次に、第2の写真製版工程で半導体能動膜 5およびオーミックコンタクト膜6を表示画素のTFT

部にパターニングする。半導体能動膜5およびオーミッ・ クコンタクト膜6のエッチングは、例えばSF₆と酸素 ガスでドライエッチングにより行う。次に、スパッタ等 の方法で第2の金属薄膜を成膜する。第2の金属薄膜と しては、例えばCr、Mo、Ta、Ti、Al、Cuや これらに他の物質を微量に添加した合金等からなる10 Onmから500nm程度の膜厚の薄膜を用いることが できる。第2の金属薄膜上には後述の工程でドライエッ チングによりコンタクトホールが形成され、導電性薄膜 が形成されるので、第2の金属薄膜材料としては、表面 酸化が生じ難い金属薄膜や酸化されても導電性を有する ものを用いることが好ましく、少なくとも表面がCr、 Ti、Ta、Moであることが好ましい。また、第2の 金属薄膜はオーミックコンタクト膜6と良好なコンタク ト特性が得られるように、少なくともオーミックコンタ クト膜6との界面がCr、Ti、Ta、Moであること が好ましい。また、第2の金属薄膜として、異種の金属 薄膜を積層したものや、膜厚方向に組成の異なるものを 用いることもできる。

【0016】次に、第3の写真製版工程で第2の金属薄 膜をパターニングし、ソース配線7、ソース電極8、ド レイン電極9、集合引出し配線10を形成後、オーミッ クコンタクト膜6のうち、第2の金属薄膜よりはみ出し た部分をエッチング除去して、画素部TFTのチャネル を形成する。第2の金属薄膜のエッチングは、Crであ れば第2硝酸セリウムアンモンと過塩素酸の水溶液を用 いてウエットエッチングで行う。また、第2の金属薄膜 のエッチングは、上部の導電性薄膜からなる電極パター ンの断線を防止する上で、パターンエッジがテーパー形 状となるようにエッチングすることが好ましい。オーミ ックコンタクト膜6のエッチングは、例えばSF。と酸 素ガスでドライエッチングにより行う。オーミックコン タクト膜6のエッチングでは、少なくともオーミックコ ンタクト膜6が除去され、下層の半導体能動膜5が消失 しない深さでエッチングが制御される。下層の半導体能 動膜5はなるべく厚く残すことが移動度の大きいTFT が得られる上で好ましい。次に、プラズマCVD等によ り第2の絶縁膜11を成膜する。第2の絶縁膜11とし てはSiNx 膜、SiOx 膜、SiOx N, 膜が用いら ns.

【0017】次に、第4の写真製版工程で第2の絶縁膜11および第1の絶縁膜4をパターニングし、画素コンタクト部12、補助容量配線接続部13、集合引出し配線接続部14、ゲート配線端子接続部15、ソース配線端子接続部16にコンタクトホールを形成する。第2の絶縁膜11および第1の絶縁膜4のエッチングは、例えばSF6と酸素ガスでドライエッチングにより行う。次に、スパッタリング等の方法で、導電性薄膜を成膜する。導電性薄膜としては、電気光学素子を透過型で構成する場合には透明導電膜であるITO、SnO2等を用

いることができ、特に化学的安定性よりITOが好ましい。また、電気光学素子を反射型で構成する場合には導電性薄膜はシート抵抗500た4/□程度以下のシート抵抗が得られ、液晶材料と反応して液晶材料の劣化を引き起こさないものであれば、どのようなものでもよい。導電性薄膜の膜厚は透過型の電気光学素子では50nmから200nm程度とし、反射型では50nmから500nm程度とする。透過型の場合は、対向基板を含めて光が透過する際の干渉による色付きが起きないように50nmから200nm程度より選択する。

【0018】次に、第5の写真製版工程で導電性薄膜をパターニングし、画素電極17、補助容量配線および集合引出し配線接続パターン18、ゲート端子電極19、ソース端子電極20を形成する。導電性薄膜のエッチングは使用する材料によって公知のウエットエッチング等によって行う。導電性薄膜がITOの場合は塩酸と硝酸水溶液によるエッチングが可能である。この工程により補助容量配線3と集合引出し配線10がITOパターンにより接続される。以上の工程により、図1~図6に示すTFTアレイ基板が5回の写真製版工程で製造される。

【0019】以上のように、本実施の形態によれば、点 欠陥および線欠陥が少ない補助容量配線型のTFTアレ イ基板を、5回の写真製版工程で製造することが可能で あるため、歩留まりの向上、低コスト化が図られ、生産 性が向上する。従って、本実施の形態によるTFTアレ イ基板と、共通電極およびカラーフィルタ等を有する対 向電極基板との間に液晶等の電気光学材料を配置した電 気光学表示装置は、表示品質に優れ、低消費電力化が可 能であり、さらに安価で供給されることが可能である。 【0020】実施の形態2. 図7~図12は、本発明の 実施の形態2であるTFTアレイ基板各部の構造を示す 図であり、図7、図8は、補助容量配線と集合引出し配 線接続部の平面図および断面図、図9、図10は画素部 平面図および断面図、図11はゲート端子部断面図、図 12はソース端子部断面図である。図において、21は エッチングストッパを形成する第2絶縁膜、22は第3 絶縁膜を示す。なお、図中、同一、相当部分には同一符 号を付し、説明を省略する。本発明の実施の形態2であ るTFTアレイ基板の製造方法を以下に説明する。ま ず、絶縁性基板として 0.7 mm厚の硝子基板を洗浄し て表面を清浄化する。絶縁性基板の材質および厚みにつ

【0021】次に、スパッタ等の方法で、第1の金属薄膜を成膜する。第1の金属薄膜としては、例えばCr、Mo、Ta、Ti、Al、Cuや、これらに他の物質を微量に添加した合金等からなる100nmから500nm程度の膜厚の薄膜を用いることができる。第1の金属薄膜上には後述の工程でドライエッチングによりコンタクトホールが形成され、導電性薄膜が形成されるので、

いては上述の実施の形態1と同様である。

- 1 (1) A - 1 (聖) A(1) (1) - 1 (理) 特別 年 - 1 (日) (理) 年 - 1 (月) (孝)

表面酸化が生じ難いものや酸化されても導電性を有する・ 材料を第1の金属薄膜として用いることが好ましく、少 なくとも表面がCr、Ti、Ta、Moであることが好 ましい。また、第1の金属薄膜として、異種の金属薄膜 を積層したものや、膜厚方向に組成の異なるものを用い ることもできる。次に、第1の写真製版工程で、第1の 金属薄膜をパターニングし、上記実施の形態1と同様に ゲート電極および配線1、補助容量電極2および補助容 量配線3を形成する。写真製版工程は、TFTアレイ基 板を洗浄後、感光性レジストを塗布、乾燥した後に、所 定のパターンが形成されたマスクパターンを通して露光 し、現像することで写真製版的にTFTアレイ基板上に マスクパターンを転写したレジストを形成し、感光性レ ジストを加熱硬化させた後にエッチングを行い、感光性 レジストを剥離することで行われる。第1の金属薄膜の エッチングは、例えばCrの場合であれば、第2硝酸セ リウムアンモンと硝酸の水溶液によるウエットエッチ で、Moの場合はCF4と酸素ガスを用いたドライエッ チで行う。また、第1の金属薄膜のエッチングはパター ンエッジがテーパー形状となるようにエッチングするこ とが他の配線との段差での短絡を防止する上で好まし V3.

【0022】次に、プラズマCVDにより第1の絶縁膜 4、半導体能動膜5、第2の絶縁膜21を連続で成膜す る。第1の絶縁膜4の膜厚は、実施の形態1と同様に3 00 n m から600 n m 程度とするが、半導体能動膜5 は、本実施の形態では100 nm程度まで薄くすること が可能であり、光リーク電流の低減を図ることができ る。第2の絶縁膜21の膜厚は通常200nm程度であ る。次に、第2の写真製版工程で第2の絶縁膜21をパ ターニングし、TFT形成部のゲート電極上部およびソ ース配線を形成する部分に第2の絶縁膜21でエッチン グストッパを形成する。第2の絶縁膜21のエッチング は、例えばSF。と酸素ガスでドライエッチングにより 行う。次に、P等の不純物イオンをドーピングするか、 P等を含んだa-Si等を堆積する等して、オーミック コンタクト膜6を形成する。Pをドーピングする場合 は、10¹⁵/cm程度のドープ量が望ましい。また、P を含んだa-Siを堆積する場合は予め基板表面をフッ 酸等で処理し、表面酸化膜を除去した後にすみやかにS i H₄、PH₃をH₂で希釈したガスを使用しPCVD 装置で堆積する。オーミックコンタクト膜6の膜厚は3 0~100 n m程度が望ましい。

【0023】次に、スパッタ等の方法で第2の金属薄膜を成膜する。第2の金属薄膜は実施の形態1と同様である。次に、第3の写真製版工程で第2の金属薄膜をパターニングし、ソース配線7、ソース電極8、ドレイン電極9、集合引出し配線10を形成後、第2の金属薄膜パターンおよび第2の絶縁膜パターンをマスクにしてオーミックコンタクト膜6および半導体能動膜5を除去し、

ゲート電極上にTFTチャネル部を形成する。第2の金 属薄膜およびオーミックコンタクト膜6および半導体能 動膜5のエッチング方法は実施の形態1と同様である。 次に、プラズマCVD等により第3の絶縁膜22を成膜 する。成膜については実施の形態1と同様である。

【0024】次に、第4の写真製版工程で第3の絶縁膜22および第1の絶縁膜4をパターニングして、画素コンタクト部12、補助容量配線接続部13、集合引出し配線接続部14、ゲート配線端子接続部15、ソース配線端子接続部16にコンタクトホールを形成する。パターニングについては実施の形態1と同様である。次に、スパッタリング等の方法で、導電性薄膜を成膜する。成膜については実施の形態1と同様である。

【0025】次に、第5の写真製版工程で導電性薄膜をパターニングし、画素電極17、補助容量配線および集合引出し配線接続パターン18、ゲート端子電極19、ソース端子電極20を形成する。パターニングについては実施の形態1と同様である。以上の工程により、図7~図12に示すTFTアレイ基板が5回の写真製版工程で製造され、実施の形態1と同様の効果が得られる。【0026】

【発明の効果】以上のように、この発明によれば、表示品質に優れ、低消費電力である補助容量配線型のTFTアレイ基板を5回の写真製版工程で製造することが可能であるため、歩留まりの向上、製造コストの低減が図られ、TFTアレイ基板およびこれを用いた電気光学表示装置の生産性が向上する効果がある。

【図面の簡単な説明】

【図1】 この発明の実施の形態1であるTFTアレイ 基板の補助容量配線と集合引出し配線の接続部を示す平 面図である。

【図2】 この発明の実施の形態1であるTFTアレイ 基板の補助容量配線と集合引出し配線の接続部を示す断 面図である。

【図3】 この発明の実施の形態1であるTFTアレイ 基板の画素部を示す平面図である。

【図4】 この発明の実施の形態1であるTFTアレイ 基板の画素部を示す断面図である。

【図5】 この発明の実施の形態1であるTFTアレイ 基板のゲート端子部を示す断面図である。

【図6】 この発明の実施の形態1であるTFTアレイ 基板のソース端子部を示す断面図である。

【図7】 この発明の実施の形態2であるTFTアレイ 基板の補助容量配線と集合引出し配線の接続部を示す平 面図である。

【図8】 この発明の実施の形態2であるTFTアレイ 基板の補助容量配線と集合引出し配線の接続部を示す断 面図である。

【図9】 この発明の実施の形態2であるTFTアレイ 基板の画素部を示す平面図である。

45 45 45 【図10】 この発明の実施の形態2であるTFTアレーイ基板の画素部を示す断面図である。

【図11】 この発明の実施の形態2であるTFTアレイ基板のゲート端子部を示す断面図である。

【図12】 この発明の実施の形態2であるTFTアレイ基板のソース端子部を示す断面図である。


【図13】 補助容量型TFTアレイを示す平面概念図である。

【図14】 従来のTFTアレイ基板の画素部を示す断面図である。

【符号の説明】

1 ゲート電極および配線、2 補助容量電極、3 補助容量配線、4 第1 絶縁膜、5 半導体能動膜、6 オーミックコンタクト膜、7 ソース配線、8 ソース電極、9 ドレイン電極、10 集合引出し配線、11 第2 絶縁膜、12 画素コンタクト部、13 補助容量配線接続部、14 集合引出し配線接続部、15 ゲート配線端子接続部、16 ソース配線端子接続部、17 画素電極、18 補助容量配線および集合引出し配線接続パターン、19 ゲート端子電極、20 ソース端子電極、21 第2 絶縁膜(エッチングストッパ)、22 第3 絶縁膜。

【図1】





1:ケート電池 配線 10:集合列さの心底線 3:補助容量配線 12:電景コンタクト等 7:ソース配線 13:補助容量配線接続部 8:ソース電報 14:集合引き出し配線接続部 17:買素電板 18:補助容量配線および 集合引き出し配線接続パターン

12 9 17

【図3】


【図4】






【図5】


【図6】



【図2】



【図13】



フロントページの続き

(72)発明者 松井 泰志 熊本県菊池郡西合志町御代志997番地 株 式会社アドバンスト・ディスプレイ内

(72) 発明者 菅原 隆

熊本県菊池郡西合志町御代志997番地 株: 式会社アドバンスト・ディスプレイ内